跳到主要导航
跳到搜索
跳到主要内容
北京理工大学 首页
English
中文
首页
师资队伍
研究单位
科研成果
奖项
按专业知识、名称或附属进行搜索
Design and Optimization of High Speed PLL Based on 90 nm CMOS Process
Zheng Chen Wang,
Xing Hua Wang
*
, Shun An Zhong
*
此作品的通讯作者
集成电路与电子学院
Beijing Institute of Technology
科研成果
:
期刊稿件
›
文章
›
同行评审
综述
指纹
指纹
探究 'Design and Optimization of High Speed PLL Based on 90 nm CMOS Process' 的科研主题。它们共同构成独一无二的指纹。
分类
加权
按字母排序
Engineering
Phase Locked Loop
100%
Phase Noise
50%
Design Method
25%
Charge Pump
25%
Voltage-Controlled Oscillator
25%
Chip Area
25%