跳到主要导航
跳到搜索
跳到主要内容
北京理工大学 首页
English
中文
首页
师资队伍
研究单位
科研成果
奖项
按专业知识、名称或附属进行搜索
Reversible High Speed Binary Content Addressable Memory array design using Transmission Gate Logic
Alekhya Yalla
*
, Umakanta Nanda, Chandan Kumar Pandey,
Shujun Ye
*
此作品的通讯作者
前沿交叉科学研究院
Vellore Institute of Technology
科研成果
:
书/报告/会议事项章节
›
会议稿件
›
同行评审
3
引用 (Scopus)
综述
指纹
指纹
探究 'Reversible High Speed Binary Content Addressable Memory array design using Transmission Gate Logic' 的科研主题。它们共同构成独一无二的指纹。
分类
加权
按字母排序
Computer Science
Clock Cycle
12%
Content-Addressable Memory
100%
Logic Gate
25%
Memory Array
100%
Memory Design
37%
Power Dissipation
12%
Quantum Computing
12%
Technology Data
12%
Transmission Gate
100%
Engineering
Clock Cycle
25%
Logic Gate
100%
Memory Array
100%
Speed Application
25%